数字逻辑电路的ASIC设计
数字逻辑电路的ASIC设计
更新于2008-09-10 11:54:05

目录


第1章ASIC=同步式设计=更高可靠性设计方法的实现1

1.1面向高性能系统的设计1
1.1.1ASIC的基本锁存器构造1
1.1.2ASIC的数据通路3
1.1.3完全同步式设计4
1.1.4现代的ASIC设计方法4
1.1.5电路设计者和器件商7

1.2同步电路的不足8
1.2.1锁存器的错误运行——竞争8
1.2.2锁存器的设置时间和保持时间10
1.2.3能有效防止竞争的双锁存器结构11
1.2.4亚稳状态12

1.3同步电路设计15
1.3.1可测性设计的重要性15
1.3.2可测性设计的两种方式15
1.3.3同步电路的设计方法17
1.3.4同步电路的优势18
1.3.5同步电路的优势的体现20

1.4ASIC机能设计方法有待思考的地方21
1.4.1ASIC的库单元21
1.4.2内部锁存器的寻址技术22
1.4.3从非同步电路转向同步电路的失败例子23
1.4.4PLA的导入25
1.4.5非同步电路的锁存器置换27

第2章逻辑门电路详解33

2.1逻辑门电路的最基本的知识33
2.1.1AND逻辑门和OR逻辑门33
2.1.2正逻辑和负逻辑34
2.1.3AO逻辑门电路/OA逻辑门电路35
2.1.4分配法则37
2.1.5ExclusiveOR逻辑门电路38
2.1.6是否还有其他2位输入信号的逻辑门电路39
2.1.7逻辑式和真值表的作用40
2.1.8游戏式逻辑电路42

2.2加法电路及其构成方法43
2.2.13位输入信号的全加器(full adder)43
2.2.22位输入信号的加法电路43
2.2.3变量独立的效果44
2.2.4单增量加法电路45
2.2.5大规模的位片加法电路(bit slice adder)46
2.2.63位输入信号的XOR47
2.2.7行彼进位产生器49

2.3其他输入信号为3位的逻辑单元49
2.3.1数据选择器49
2.3.2施耐德电路51

2.4复合逻辑门电路的调整52
2.4.1信号失效(性)及其补救52
2.4.2不需失效补救的同步式结构54
2.4.3实施信号失效对策的双稳态锁存器55
2.4.4减少延迟,集中延迟的效果56

第3章逻辑压缩与奎恩·麦克拉斯基法64

3.1除去玻色项的方法64
3.1.1解码不需要的玻色项64
3.1.2略去玻色项的基本技术64
3.1.3熟练运用分配法则和吸收法则65
3.1.4PLA上的逻辑压缩66
3.1.5信号失效对策和测试能力的增强68
3.1.6运用共同项的逻辑压缩69
3.1.7能消去的共用项和不能消去的共用项70
3.1.8经由逻辑压缩生成或消去的共用项71
3.1.9逻辑压缩在PLA上的实用技巧72
3.1.10强行尝试逻辑压缩的方法73
3.1.11逻辑压缩的顺序74
3.1.12逻辑压缩例题75
3.1.13共用项的复习76

3.2奎恩·麦克拉斯基法78
3.2.1准确找出玻色项的方法78
3.2.2在PLA上运用奎恩·麦克拉斯基法的原则79
3.2.3负选择法81
3.2.4AOOA逻辑门单元的互换及部分压缩83

第4章组合电路设计88

4.1选择器、解码器、编码器88
4.1.1线路数据选择器88
4.1.2线路解码器90
4.1.3优先编码器92

4.2比较和运算电路的设计95
4.2.1数值比较器95
4.2.2单增量加法器96
4.2.3常数加法器101
4.2.4二进制全加器102
4.2.57位片加法器105
4.2.6减法器106
4.2.7缩小加法器延迟的超前进位106
4.2.8大规模二进制加法器的速度和尺寸109
4.2.9跳跃进位方式的二进制加法器112
4.2.10多重跳跃进位二进制加法器113
4.2.11两个二进制乘法器构成方式114
4.2.12顺序乘法器115
4.2.13闪速乘法器118

第5章计数器电路的设计120

5.1计数器设计的基础120
5.1.1计数器分类120
5.1.2二进制计数器与江逊计数器的利弊122
5.1.3ASIC的最大运行速度的决定因素——临界路径123
5.1.4降低临界路径的方法125
5.1.5提高临界路径的方法126

5.2各种各样的计数器设计127
5.2.1二进制计数器的设计127
5.2.2二进制计数器的其他结构128
5.2.3递减计数器131
5.2.4递减/递增计数器的设计133
5.2.5进行功能控制的计数器的设计136
5.2.6格雷码计数器的设计139

5.3LFSR(M系列发生器)的设计144
5.3.1移位寄存器的设计144
5.3.2LFSR是作为什么来使用的145
5.3.3LFSR的周期146
5.3.41/8000分频器146
5.3.5LFSR的异常循环与束缚电路148
5.3.6LFSR的逆行计数器150

第6章江逊计数器153

6.1设计高可靠性的江逊计数器153
6.1.1江逊计数器的正确循环与异常循环153
6.1.2江逊计数器只进行正确循环的工作模式156
6.1.3捕弊(booby)束缚电路158
6.1.4对捕弊束缚电路的评价159
6.1.52位江逊计数器160
6.1.63位江逊计数器160
6.1.75位江逊计数器161
6.1.86位江逊计数器162
6.1.9通用江逊计数器164

6.2冲刷顺序的组成166
6.2.1高效率捕弊束缚电路的设计166
6.2.2使用通用状态图(state diagram)166
6.2.3N位江逊计数器的设计168
6.2.4使用JK锁存器的江逊计数器169

第7章定序器设计171

7.1定序器电路设计的基础知识171
7.1.1硬件定序器概述171
7.1.2定序器运行概略173
7.1.3硬件定序器的有效构成174
7.1.4定序器与微型处理器的区别175

7.2把江逊计数器制作成状态机176
7.2.1以江逊计数器为基础176
7.2.2定序器的核心——状态机177
7.2.3控制状态的变化——停止/运行178
7.2.4D锁存器和JK锁存器及其他锁存器181
7.2.5改变计数器的长度——非对称的江逊计数器182
7.2.6从状态机中调用状态机183
7.2.7多余的状态分配转到最后的状态185
7.2.8状态机的重叠操作186
7.2.9把状态机分割成两部分187
7.2.10跳跃操作的计数器——通用江逊计数器188
7.2.11通用状态图191

7.3一比特热位状态机与江逊状态机191
7.3.1一比特热位状态机概述191
7.3.2一比特热位状态机启动前必要的清零192
7.3.3输入信号同步用的锁存器193
7.3.4输出信号要注意静态信号失效194
7.3.5二比特热位状态机195
7.3.6基于一比特热位状态机的RAS/CAS发生器196
7.3.7基于江逊状态机的RAS/CAS发生器199

7.4跳跃动作的设计199
7.4.1跳跃动作概述199
7.4.2无条件跳跃201
7.4.3有条件跳跃203
7.4.4多重(multi)跳跃203
7.4.5跳跃策略204
7.4.6DMA控制器的定序器206

第8章定序器的高可靠化技术213

8.1高可靠性定序器概述213
8.1.1把故障的温床集中到一处213
8.1.2实现摩尔状态机214
8.1.3一个输入信号只影响一个锁存器216
8.1.4即使锁存器反转也不会破坏I/O装置216

8.2关注高可靠性江逊状态机218
8.2.1江逊计数器的异常循环218
8.2.2从异常循环中脱离的方法219
8.2.3江逊状态机的捕弊束缚222
8.2.4实现最短冲刷的操作223
8.2.5捕弊束缚电路的实际224
8.2.6非对称江逊计数器的捕弊束缚电路225

第9章定序器的应用设计228

9.1软件处理与硬件处理228
9.1.1程序规模和硬件规模228
9.1.2处理速度和功耗的研究230

9.2自动扶梯的设计231
9.2.1自动扶梯动作原理231
9.2.2状态的定义232
9.2.3锁存器0和锁存器1的动作232
9.2.4错误动作——增加信号失效对策233
9.2.5状态和情况分开的问题237

9.3信号机的设计239
9.3.1信号机动作原理239
9.3.2各状态的条件240
9.3.3江逊计数器和状态240

9.4数码存钱箱的设计244
9.4.1数码存钱箱动作原理244
9.4.2多个状态机245

9.5数字锁相环的设计250
9.5.1数字锁相环的构成方法250
9.5.2用PLA制作电路252
9.5.3小结255

第10章实现最佳设计的方法257

10.1如何杜绝运行错误的产生257
10.1.1消除错误——职业设计者的成本观257
10.1.2IC设计的3种方案259

10.216位乘法器的电路整定261
10.2.116位顺序乘法器261
10.2.2使用移位寄存器的顺序乘法器265
10.2.3跳跃式顺序乘法器270
10.2.4压缩企划(Squeeze Plan)274
10.2.5快速退出275
10.2.6去除多余的ON/OFF开关装置276
10.2.7做各种各样有益的尝试277

10.3冒泡分类器(bubble sorter)的电路设定277
10.3.1利用流水线灵活使用SRAM的高速运行特性277
10.3.2从时序图到状态机279
10.3.3当输入数据是1位时280
10.3.4当输入数据是2位时282
10.3.5当输入数据是3位时282
10.3.6当输入数据是4位时283
10.3.7当输入数据是5位时284
10.3.8当输入数据是6位时284
10.3.9当输入数据是7位时285
10.3.10当输入数据是8位时285
10.3.11当输入数据在数据选择中失败时288
10.3.12如何制作状态图288
10.3.13关于是否使用锁存器的问题292
10.3.14要进行多种尝试293

参考文献294

 

进入《数字逻辑电路的ASIC设计》

网友留言